Schnelles Testverfahren zur Evaluierung von EEPROM-Eigenschaften

Uhlemann, Andre

In der Automobilindustrie sind nicht flüchtige Speicher NVM (Non volatile Memory)ein wichtiger Bestandteil der Automobilelektronik und werden zur dauerhaften Abspeicherung von Kalibrierdaten und Software benötigt. Hieraus resultieren hohe Anforderungen an den Datenerhalt und die Zykelfestigkeit beim Programmieren und Löschen. Beide Eigenschaften hängen eng mit der Oxidqualität zusammen und können bisher nur in zeitintensiven Messungen bestimmt werden, sodass auf Wafer-Ebene nur exemplarische Messungen praktikabel sind. Das Ziel dieser Arbeit ist die Entwicklung eines zeitraffenden Testverfahrens zur Bestimmung der Zykelfestigkeit und der Oxidqualität von EEPROM, um Testzeit und Testkosten signifikant zu senken. Da die Zykelfestigkeit von Speicherzellen durch Defekte und Oxidladungen im Siliziumdioxid limitiert ist, basiert das entwickelte Testkonzept auf der Messung und Modellierung des Ladungseinbaues. Durch Untersuchungen zum Ladungseinbau konnte gezeigt werden, dass die Oxiddegradation von Speicherzellen und MOS-Kapazitäten über eine lineare Korrelation zusammenhängen. Hierzu wurde das Tunneloxid der Speicherzelle unter gepulstem (dynamischem) Spannungsstress degradiert, wohingegen die Oxide der MOS-Kapazitäten konstantem (statischem) Spannungsstress ausgesetzt wurden. Durch eine geeignete Modellierung ließ sich die gefundene lineare Korrelation begründen. Dieser Zusammenhang ermöglicht erstmals eine indirekt Bestimmung des Ladungseinbaues von EEPROM über statisch gestresste MOS-Kapazitäten. Auf der Grundlage dieser Ergebnisse konnte ein Testverfahren entwickelt werden, mit dem EEPROM-Eigenschaften bis zu 100-mal schneller evaluiert werden können als über eine direkte Messung an Speicherzellen. Die Testergebnisse ermöglichen eine genaue Beurteilung der Datenwechselstabilität und weichen weniger als 5 % von den direkten Messungen am Bauteil ab. Über die extrahierten Modellparameter lässt sich die Oxiddegradation und der Degradationsmechanismus in den Speicherzellen bewerten. Die Entwicklung des Testverfahrens umfasst folgende Positionen: (1) Die Modellierung der Programmier- und Löschdynamik in Abhängigkeit von Layout und Prozessparametern sowie elektrischen Parametern. (2) Die Untersuchung des Ladungseinbaues mit verschiedenen Methoden, um die Oxidalterung in Speicherzellen und Teststruktur zu modellieren und zu vergleichen. Hierbei steht der funktionale Zusammenhang zwischen Oxidladung und Ladungsdurchfluss im Mittelpunkt der Untersuchungen. (3) Die Entwicklung eines rechnerischen Verfahrens zur Simulation der Datenwechselstabilität mithilfe von schnellen Stressmessungen.

Beside the use of non-volatile memories (NVM) for storing software data permanently they are important components in automotive electronic systems. In these applications, NVM have to fulfill high requirements concerning data retention and program/ erase endurance. Both characteristics, the data retention and the program /erase endurance are correlated with the oxide quality and have to be evaluated in time consuming test procedures. Therfore there is a demand, that the sample size for testing on wafer level, must be kept at low level. The intention of this PhD-thesis is to develop an accelerated testing procedure for wafer level applications, to forecast the endurance performance of EEPROM. As the endurance performance of EEPROM is limited by the generation of defects and oxide charges in SiO2, the new testing procedures based on the measurement of oxide charges in dependence on the injected charge. A detailed investigation on the charge build up in the tunnel oxide of EEPROM as well as on simplified MOS capacitances reveals a linear relation between the oxide charging of both devices. To show this relation, the tunnel oxide of EEPROM is stressed under pulsed voltage stress. Whereas the test capacitances are subjected to constant voltage stress. The charge build up is measured under different conditions and is modelled with established oxide models for charge trapping in order to show the linear correlation between EEPROM and test capacitances. Based on these findings, an accelerated test procedure is developed for endurance lifetime prediction. The procedure based on fast stress tests on MOS-capacitances and affords a more than 100 times faster evaluation of the endurance and oxide performance as directly measured on EEPROM devices. The test results differ less than 5% from measurement results directly measured on 384Bit EEPROM-array structures. In addition to this, the oxide quality can be reviewed by a trapping-yield dependend model parameter. The development of the testing procedures includes the following steps: 1) The development of a model for simulating the program / erase behaviour of an EEPROM device in dependence on layout- and process parameters. 2) The measurement of the charge build up in the tunneloxide of EEPROM and MOScapacitances with different methods and under different stress conditions. The oxide charge is measured and modelled in dependence on the injected charge. 3) The development of a simulation procedure for lifetime prediction of EEPROM, using stress test results from MOS-capacitance as input data.

Share and cite

Citation style:

Uhlemann, Andre: Schnelles Testverfahren zur Evaluierung von EEPROM-Eigenschaften. 2011.

Could not load citation form. Default citation form is displayed.

Rights

Use and reproduction:
All rights reserved

Export