Digital Signal Processing and Mixed Signal Control of Receiver Circuitry for Large-Scale Particle Detectors

Muralidharan, Pavithra GND

The Jiangmen Underground Neutrino Observatory (JUNO) is a multi-purpose underground experiment based on a 20,000 ton liquid scintillator with the primary objective of determining the neutrino mass hierarchy.</br> The signal detection is performed by photomultipliers PMT and integrated readout electronics. The central component for the digitization process is a receiver chip with a low power analog to digital conversion unit of large dynamic range.</br> In order to efficiently utilize the conversion unit’s dynamic range, a custom data processor and a regulation circuit were included in the chip. </br>In this thesis, the design, development and prototype measurements of the data processing unit and a regulation circuit included in the analog to digital conversion unit are presented. The processor analyzes the data and performs data reduction resulting in efficient utilization of output bandwidth.</br> Based on the system and event information transmitted by the processor along with the data, successful signal reconstruction was carried out.</br> The regulation circuit reduces the noise level thereby increasing the effective number of bits available for the signal. The complexity of the PMT installation poses difficulty to replace faulty electronics during runtime of the experiment.</br> A design for test structure included in the receiver chip with the intention to extract defect free electronics during testing of the mass-produced chips is also described. The introduction of test structures in the design successfully increased the overall test coverage.</br> Finally, the insights from the developed model of the receiver chain are presented.

Das Jiangmen Underground Neutrino Observatory (JUNO) ist ein Vielzweckexperiment basierend auf einem 20 000 Tonnen Flüssigszintillator dessen Hauptziel die Bestimmung der Neutrino- Massenhierarchy ist.</br> Die Signalerkennung wird durch Photonenvervielfacher (PMT) und integrierten Ausleseschaltkreisen durchgeführt. Die zentrale Komponente für den Digitalisierungsprozess ist ein Empfänger-Chip mit einem stromsparenden Analog-zu-Digital-Wandler System-on-Chip (SoC) mit einem großen Dynamikbereich.</br> Um diesen großen Dynamikbereich effizient verarbeiten zu können sind ein Datenprozessor und ein Regelkreis im Chip integriert. In dieser Dissertation wird das Design, die Entwicklung und die Prototypenmessungen des Datenprozessors sowie des Regelkreises beschrieben, die in dem SoC integriert sind.</br> Der Prozessor analysiert die Daten und führt eine Datenreduktion durch, um die verfügbare Ausgangsbandbreite effizient zu nutzen.</br> Basierend auf den System- und Ereignisinformationen, die durch den Prozessor zusammen mit den Daten übertragen werden, wurde die Signalrekonstruktion erfolgreich durchgeführt. Die Regelschleife reduziert das Rauschniveau und erhöht damit die effektive Anzahl der Bits, die für die Auflösung des Signals zur Verfügung stehen.</br> Durch die Komplexität der PMT-Integration ist ein Austausch von fehlerhaften Komponenten während der Experimentlaufzeit schwierig. Daher ist eine Design-for-Test-Struktur in den Empfängerchip integriert, mit der Intention nur fehlerfreie Exemplare nach der Massenproduktion zu erhalten. Durch das Einführen von Teststrukturen in das Design wurde die generelle Testabdeckung erfolgreich erhöht.</br> Abschließend werden die Erkenntnisse des entwickelten Modells der Empfangskette präsentiert.

Cite

Citation style:
Muralidharan, P., 2020. Digital Signal Processing and Mixed Signal Control of Receiver Circuitry for Large-Scale Particle Detectors. https://doi.org/10.17185/duepublico/71635
Could not load citation form.

Rights

Use and reproduction:
All rights reserved

Export