DuEPublico 2

Dies ist unser neues Repositorium, derzeit für E-Dissertationen und ausgewählte weitere Publikationen. Weitere Informationen...

Zuverlässigkeit von CMOS-Bauelementen auf SOI für den Betrieb bei 250 °C

Grella, Katharina

Diese Arbeit behandelt die Zuverlässigkeit eines 1 µm-CMOS-Prozesses, der auf Silicon-on-Insulator (SOI)-Wafern gefertigt wurde und für die Anwendung im Temperaturbereich von -40 °C bis 250 °C vorgesehen ist. Dabei werden zwei Themen miteinander verbunden, die Hochtemperaturelektronik und die Zuverlässigkeit. Von Hochtemperaturelektronik spricht man, wenn es um die Anwendung von integrierten Schaltungen im Temperaturbereich oberhalb von 125 °C geht. Da die meisten Zuverlässigkeitsmechanismen, die Halbleiter betreffen können, durch Temperatureinfluss beschleunigt werden, ist die Zuverlässigkeit eines solchen Hochtemperaturprozesses besonders kritisch. Zudem ist die Mehrzahl der häufig angewandten Methoden zur beschleunigten Messung und Bewertung verschiedener Zuverlässigkeitsaspekte nicht für Testtemperaturen oberhalb von 250 °C vorgesehen. In dieser Arbeit wurde deshalb evaluiert, welche Aspekte bei Temperaturen von 250 °C und darüber hinaus besonders relevant sind und ob zusätzliche Mechanismen die Zuverlässigkeit beeinflussen. Die vorgestellten Untersuchungen beziehen sich auf das so genannte End-of-Line Monitoring, d. h. auf die Beurteilung der Zuverlässigkeit einzelner Bauteile nach der Prozessierung. Im Detail sind dies die Bewertung der Qualität und Zuverlässigkeit des 40 nm dicken Gateoxids und der Wolframmetallisierung, die Untersuchung der Programmierbarkeit, des Datenerhalts und der Zyklenfestigkeit von Single-Poly-EEPROM-Speicherzellen sowie die Charakterisierung und die Untersuchung der Langzeitstabilität von Transistoren und Testschaltungen. Bei EEPROM-Speicherzellen tritt oberhalb von 250 °C ein Mechanismus in Erscheinung, der für einen zusätzlichen Datenverlust und damit eine erhöhte Aktivierungsenergie sorgt. Bei der Zuverlässigkeit der Metallisierung spielt Elektromigration keine Rolle, bei Stressmigrationstests an Polysilizium-Metall-Kontakten konnte aber ein mit der Zeit ansteigender Widerstand beobachtet werden, der eine Folge aufgebrochener Wasserstoffbindungen ist. Bei Messungen zur Zuverlässigkeit des Gateoxids wurde festgestellt, dass Elektroneninjektion von Seiten des Polysilizium-Gates einen negativen Einfluss auf Durchbruchspannungen und Durchbruchzeiten von Gateoxidkondensatoren hat. Bei Untersuchungen zu den Auswirkungen heißer Ladungsträger auf die Lebensdauer von NMOS- und PMOS-Transistoren wurde der Einfluss des Back-Gates deutlich. Bei Messungen zur Parameterinstabilität von Transistoren bei negativer Gate-Source-Spannung (NBTI) konnte eine alternative Methode erfolgreich angewandt werden, bei der man statt der Schwellenspannungsänderung eine Stromänderung misst und so das Problem der sonst auftretenden Ausheilung umgeht. Bei der Charakterisierung von Transistoren und Ringoszillatoren wurde eine prinzipielle Funktionalität bis 400 °C festgestellt. Zudem traten im Rahmen der Messgenauigkeiten in einem Zeitraum von einigen Tausend Stunden keine Parameteränderungen an Ringoszillatoren und Bandgap-Schaltungen auf. Die Verwendung von CMOS auf SOI ist prinzipiell bis 400 °C möglich. Durch diese Arbeit ist eine Grundlage gelegt, um beschleunigte Zuverlässigkeitsuntersuchungen auch bei Temperaturen oberhalb von 250 °C durchführen und damit in einem angemessenen Zeitraum sinnvolle Aussagen über die Zuverlässigkeit bei Einsatztemperaturen von 250 °C machen zu können.

This thesis is concerned with the reliability of a 1 µm-CMOS-process, which is fabricated on Silicon-on-Insulator (SOI) wafers and destined to be used at temperatures between -40 °C and 250 °C. It brings together two subjects: high temperature electronics and reliability aspects. In this context, high temperature electronics means the application of integrated circuits at temperatures above 125 °C. As most of the reliability mechanisms which concern semiconductors are accelerated by increases in temperature, the reliability of such a process is especially crucial. Furthermore, the majority of the commonly applied methods for accelerated testing and analysis of the different reliability aspects are not intended to be used at temperatures above 250 °C. In this work, we evaluated which aspects are especially relevant at temperatures of 250 °C and above, and whether additional mechanisms perturb the reliability. The presented investigations deal with End-of-Line-Monitoring, which means reliability estimation of single devices after their fabrication. Specifically, we consider the assessment of the reliability of the 40 nm gate-oxide and the tungsten-metallization; the analysis of the programmability, the data retention and the endurance behavior of Single-Poly-EEPROM-cells; and the characterization and the long-term-study of transistors and test-circuits. For EEPROM-cells, a mechanism appears at temperatures above 250 °C which is responsible for additional data loss and high activation energy. Concerning the metallization, electromigration does not play a role, but stress migration tests at polysilicon-metall-contacts showed an increasing resistance with time, which is due to broken hydrogen bonds. Measurements related to gate-oxide reliability indicated that electron injection from the polysilicon-gate has a negative influence on the breakdown-voltage and the time to breakdown of gate-oxide-capacitors. In the investigations of the impact of hot carriers on the lifetime of NMOS- and PMOS-transistors, the back-gate influence became clearly visible. Measurements of the Negative Bias Temperature Instability (NBTI) were successfully carried out by using an alternative method in which current change is measured instead of the variation of the threshold voltage, so that the problem of recovery that would arise otherwise is avoided. Transistors and ring oscillators showed a principal functionality up to 400 °C. In addition to that, no parameter change was detected within some thousands of hours when observing ring oscillators and bandgap references. The use of CMOS on SOI is in principle possible up to 400 °C. This works establishes a basis for accelerated reliability testing at temperatures above 250 °C in order to obtain information about the reliability at a use temperature of 250 °C in reasonable time.

Vorschau

Teilen und Zitieren

Zitierform:

Grella, Katharina: Zuverlässigkeit von CMOS-Bauelementen auf SOI für den Betrieb bei 250 °C. 2013.

Rechte

Nutzung und Vervielfältigung:
Alle Rechte vorbehalten

Export