Solid-State Imaging in Standard CMOS Processes
The main aim of this work is to investigate the real CMOS imaging possibilities of standard (not CMOS imaging enhanced) 0.5µm and 0.35µm CMOS processes available for in-house fabrication at the Fraunhofer IMS by performing an extensive study of standard available photodetector structures, mainly based on reverse biased p-n junctions and/or metal-oxide-semiconductor capacitors (MOS-C). Moreover, novel concepts of photodetector pixel structures and readout circuits are proposed, modelled, simulated, fabricated, and characterised, that should achieve an improvement in performance as well as new application developments in the area of CMOS imaging systems. The latter, undergoing as a small amount of changes (extra masks, thermal steps, ion implantations, etc.) as possible within the standard CMOS processes mentioned.
In this sense, in Chapter 1 a brief review of the fundamentals of silicon oriented photodetection and electronic devices physics is given, some of the basic postulates of which are directly applied to the case of the 0.5µm standard CMOS process available at the Fraunhofer IMS, whose photodetection possibilities are investigated in detail in Chapter 2. Chapter 3 deals with different pixel configuration possibilities to be fabricated in the 0.5µm process. As a potential solution to overcome some of the problems encountered in Chapter 3, in Chapter 4, the possibilities of using separated photoactive and readout regions in a mixed silicon-on-insulator (SOI) based high-voltage CMOS process developed for automotive industry applications are discussed. Moreover, the same 30V thin-film SOI CMOS process is proposed for direct (not using a scintillator material) X-ray scientific CMOS imaging applications, as it is explained in Chapter 5. In Chapter 6, the photodetection possibilities of the recently developed 0.35µm standard CMOS process available at the Fraunhofer IMS are investigated, as well as different pixel configurations possible to be fabricated in this process. Finally, a discussion is carried out regarding the results obtained throughout the enlisted chapters, and new lines of investigation are attempted to be opened based on some of the results obtained in the present investigation.
Das Hauptthema dieser Dissertation ist die Untersuchung vorhandener und neuer Photodetektoren für die CMOS-Bildsensorik, insbesondere in Bezug auf die technologischen und optoelektronischen Eigenschaften sowie das Rauschen. Durch die gründliche Charakterisierung vorhandener und neuer Photodetektoren und deren Ausleseschaltungen, hergestellt in den 0,5µm, 0,35µm und 1,0µm SOI Standard CMOS Prozessen, wurde das vorhandene Wissen vertieft und erweitert. Auf dieser Basis wurden neue Bauelemente für die 2D- und 3D-Bildsensorik entworfen und bereits vorhandene optimiert.
Zum besseren Verständnis der Bauelementenstruktur, und um die Anzahl von Fertigungsdurchläufen für neuartige Photodetektorbauelementen zu reduzieren, wurde die Prozess- und Bauelemente-Simulationsumgebung (ISE-Synopsys) TCAD genutzt. Ziel dabei war es, neu entwickelte Bauelemente vor einer Fertigung bezüglich ihrer Schlüsselspezifikationen zu optimieren und qualitativ bewerten zu können. Ferner wurden passende Ausleseschaltungen für die Photodetektorbauelemente entwickelt. Somit konnte ein System aus Photodetektor und Ausleseschaltung optimal auf eine Anwendung abgestimmt werden.
Um die Entwurfsicherheit von CMOS Photodetektoren und Ausleseschaltungen zu erhöhen, wurde zur Modellierung von Photodetektorbauelementen mit den Softwarepaketen MAPLE und Fortran eine Entwicklungsumgebung aufgebaut. Auf Basis der so gewonnenen Spezifikationen der Photodetektorstrukturen konnten die gesamten Pixel mit der Schaltungsentwicklungsumgebung CADENCE simuliert werden. Anschließend wurden diese Detektoren und Ausleseschaltungen in den 0,5µm und 0,35µm Standard CMOS Prozessen sowie in dem 1,0µm SOI CMOS Prozess hergestellt und getestet.
Um das Signal-Rausch-Verhältnis (SNR) zu verbessern, wurden verschiedenen Pixelkonfigurationen mit voneinander getrennten Photoaktiv- und Auslesegebieten untersucht, wie z.B. in den „Photogate“- oder „Buried-Photodiode“ Aktiv Pixelsensoren. Es wurde allerdings gezeigt, dass die Ladungskopplung, die für die Auslese bei solchen Pixel notwendig ist, bei keiner Kombination der Photodetektoren und der Auslesegebiete im 0,5µm Standard CMOS Prozess funktioniert. Anschließend wurden Untersuchungen von unterschiedlichen Pixelalternativen mit innovativen Ausleseprinzipien durchgeführt. Eines der neu entwickelten Ausleseprinzipien wurde am „Charge-Injection-Photogate-Pixel“ getestet. Durch dieses Ausleseprinzip entsteht eine große interne Verstärkung. Danach wurde dieses Ausleseprinzip auf einer SOI-Struktur angewendet. Dabei werden alle Vorteile eines Hochspannungs- und Hochtemperaturprozesses zusammen mit den Möglichkeiten genutzt, die ein Standard CMOS Prozess zur Integration der Ausleseelektronik auf dem selben Chip erlaubt.
Im Rahmen dieser Dissertation wurde darüber hinaus die Möglichkeit untersucht, die Indium-Zinn-Oxid (ITO) Schichten im 0,5µm Standard CMOS Prozess als Gate-Material einzusetzen. Dies bewirkt einen höheren Quantumwirkungsgrad im sichtbaren Wellenlängenbereich, wenn es bei Photogate-Pixel angewandt wird. Im Nah-Infrarot Wellenlängenbereich jedoch bringt es keine Vorteile gegenüber dem standardmäßig verwendeten Polysilizium.
Anschließend wurden verschiedene Pixelstrukturen im 0,35µm Standard CMOS Prozess entworfen und simuliert. Dabei wurde gezeigt, dass zumindest theoretisch das Ladungskopplungsprinzip bei den auf „Photogates“ und auf „Buried-Photodioden“ basierenden Strukturen funktioniert.
Vorschau
Zitieren
Zitierform:
Zitierform konnte nicht geladen werden.