A Herstellungsprozesse der Lichtmodulatoren

A.1 Die Hochvolt-CMOS Technologie

In Tabelle A.1 sind die Bezeichnungen für die Fotomasken der CMOS-Technologie und der drei Spiegeltechnologien VCL, CBM und MLM aufgeführt. Innerhalb der CBM-Technologie werden noch drei weitere Varianten aufgrund verschiedener Spiegelgeometrien unterschieden (siehe Kapitel 5.5.2).

Bedeutung	CMOS	VCL	CBM	MLM
Justiermarken	0			
n-dotierte Wanne	J			
p-dotierte Wanne	Е			
Drainextension NMOS	AN			
Kanalstopper n-Wanne	S			
Drainextension PMOS	AP			
Kanalstopper p-Wanne	Т			
Gateoxid	U			
Polysilizium	D			
S/D-Gebiete NMOS	Ν			
S/D-Gebiete PMOS	Р			
Kontakt $G \rightarrow N,P,D$	F			
Metall 1	G			
Kontakt $M \to G$	F			
Metall 2		MV	MP,MT,MS	MM
Bondpadöffnung	Н			
Inverse M		IV	IP,IT,IS	IM
Remove Testpad		RV		
Stopper			WP,WT,WS	
Alu-Spiegel		UV	UP,UT,US	
Schutz vor Montage		VV		
Hohlraumstrukturierung			XP,XT,XS	
Kontakt UM \rightarrow MM				YM
Gitterelektrode				UM
Bildfeld				KM

Tabelle A.1: Tabelle mit den Maskenbezeichnungen der verwendeten Technologien

Nr.	Maske	Fertigungsschritt
1		Rückseitenversiegelung
2	0	Fototechnik Maske O
3		Ätzen der Justiermarken
4	J	Fototechnik Maske J
5		Implantation Phosphor für n-dotierte Wanne
6	Е	Fototechnik E
7		Implantation Bor für p-dotierte Wanne
8		Diffusion und Oxidation (Wannenoxid)
9		Ätzen des Wannenoxids
10		Oxidation (Padoxid)
11	AN	Fototechnik Maske AN
12		Implantation Phosphor für Drainextension NMOS
13		Diffusion
14	S	Fototechnik Maske S
15		Implantation Phosphor für Kanalstopper n-Wanne
16		Abscheidung LP-Nitrid
17	U	Fototechnik Maske U
18		Oxidation Feldoxid
19		Ätzen des LP-Nitrids
20		Oxidation (Padoxid)
21		Temperung
22	AP	Fototechnik Maske AP
23		Implantation Bor für Drainextension PMOS
24	Т	Fototechnik T
25		Implantation Bor für Kanalstopper p-Wanne
26		Temperung
27		Oxidation (Gateoxid)
28		Abscheidung Polysilizium
29		Ätzen Rückseite Polysilizium
30		Belegung Polysilizium mit POCl ₂
31	D	Fototechnik Maske D
32		Ätzen Polysilizium
33	Р	Fototechnik Maske P
34		Implantation Bor für Source/Drain PMOS
35	N	Fototechnik Maske N
36		Implantation Arsen für Source/Drain Gebiete
37		Abscheidung BPSG
38		Freiätzen der Rückseite
Fort	setzung auf der nächste	n Seite.

Die folgende Tabelle beschreibt den Ablauf der verwendeten CMOS-Technologie.

Nr.	Maske	Fertigungsschritt
39	F	Fototechnik Maske F
40		Ätzen der Kontaktlöcher
41		Abscheidung Metall 1 (Sputtern)
42	G	Fototechnik Maske G
43		Ätzen Metall 1
44		elektrische Vormessung (PATMOS)
45		Abscheidung PE-USG
46		Planarisierung mittels CMP (1. CMP-Schritt)
47		Abscheidung PE-USG
48	L	Fototechnik Maske L
49		Ätzen der Kontaktlöcher
50		Abscheidung Metall 2 (Sputtern)
51	MV,MP,MT,MS,MM	Fototechnik Maske MV,MP,MT,MS,MM
52		Ätzen Metall 2
53		Abscheidung PE-USG
$\rightarrow l$	Übergang zum Fertigung	sablauf der VCL-Spiegeltechnologie.
54		Planarisierung mittels CMP (2. CMP-Schritt)
55		Abscheidung PE-USG
$\rightarrow l$	Übergang zum Fertigung:	sablauf der CBM- und MLM-Spiegeltechnologie.
56		Abscheiden Passivierung (USG und PE-Nitrid)
57	Н	Fototechnik Maske H
58		Ätzen der Passivierung (Bondpadöffnungen)
59		elektrische Endmessung (PATMOS)
60		Schaltungstest (Wafertest)
\rightarrow V	Vereinzelung und Monta	ge

 Inzelung una Montage

 Tabelle A.2: Fertigungsschritte des Hochvolt-CMOS Prozesses

A.2 Die Spiegeltechnologien

A.2.1 Fertigungsablauf der VCL-Technologie

Nr.	Maske	Fertigungsschritt	
53	IV	Fototechnik Maske IV	
54		Rückätzen des PE-USG	
55		Planarisierung mittels CMP (2. CMP-Schritt)	
56	Н	Fototechnik Maske H	
57		Ätzen des PE-USG (Bondpadöffnungen)	
58		elektrische Endmessung (PATMOS)	
Fort	Fortsetzung auf der nächsten Seite.		

Nr.	Maske	Fertigungsschritt
59		Schaltungstest (Wafertest)
60	RV	Fototechnik Maske RV
61		Ätzen der Testpads (Metall 2)
62		Aufschleudern des Elastomers
63		Oberflächenformierung Elastomer
64		Abscheiden Aluminium-Spiegel (Elektronenstrahl-Aufdampfen)
65	UV	Fototechnik Maske UV
66		Ätzen des Aluminium-Spiegels
67	V	Fototechnik Maske V
$\rightarrow V$	<u>'erei</u> nzelu	ing und Montage

Tabelle A.3: Fertigungsschritte der VCL-Spiegeltechnologie

A.2.2 Fertigungsablauf der CBM-Technologie

Nr.	Maske	Fertigungsschritt
56		Abscheidung PE-USG
57	WP,WT,WS	Fototechnik Maske WP,WT,WS
58		Rückätzen PE-USG
59	Н	Fototechnik Maske H
60		Ätzen des PE-USG (Bondpadöffnungen)
61		elektrische Endmessung (PATMOS)
62		Schaltungstest (Wafertest)
63		Aufbringen des Spacerlacks
64	XP,XT,XS	Fototechnik Maske XP,XT,XS
65		Strippen des belichteten Spacerlacks
66		Abscheiden Al/Cu-Spiegel (thermisches Aufdampfen)
67	UP,UT,US	Fototechnik UP,UT,US
68		Ätzen Al/Cu-Spiegel
69		Aufbringen des Schutzlackes
70		Chipvereinzelung
71		Strippen des Schutzlackes
72		Unteraschung der Al/Cu-Spiegel
$\rightarrow \Lambda$	Iontage	

Tabelle A.4: Fertigungsschritte der CBM-Spiegeltechnologie

Nr.	Maske	Fertigungsschritt
56		Abscheidung PE-USG
57	YM	Fototechnik Maske YM
58		Ätzen der Kontaktlöcher
59		Abscheiden Gitterelektrode (Sputtern)
60	UM	Fototechnik Maske UM
61		Ätzen Gitterelektrode
62	KM	Fototechnik Maske KM
63		Freiätzen der Spiegelelektroden (Metall 2)
64	YM	Fototechnik Maske KM
65		Ätzen der TiN-Barriere
64		elektrische Endmessung (PATMOS)
65		Schaltungstest (Wafertest)
66	H	Fototechnik Maske H
67		Ätzen der TiN-Barriere
$\rightarrow V$	Vereinzeli	ing und Montage

A.2.3 Fertigungsablauf der MLM-Technologie

Tabelle A.5: Fertigungsschritte der MLM-Spiegeltechnologie

A.3 Entwickelte Algorithmen zur Analyse und Erhöhung des Layoutbedeckungsgrades

Die verwendeten Algorithmen zur Erzeugung und Verknüpfung der Figuren sind in dem rechnergestützten Entwurf weit verbreitet und werden dort hauptsächlich zur Designregel-Überprüfung und Layout- Extraktion verwendet [67]. Die Implementierung erfolgt in SKILL. Hierbei handelt es sich um eine Scriptsprache des Cadence-Design-Systems, die von der Programmiersprache LISP abgeleitet ist und damit gut geeignet ist, um Layoutdaten zu verwalten und zu manipulieren [69].

A.3.1 Der Algorithmus zur Erzeugung von Füllstrukturen

Die aufzurufende Prozedur heißt *kkLeGenFillStruct* und befindet sich am Ende des Quellcodes. Als Parameter werden die zu behandelnde Ebene (poly, met1 oder met2), die Abstände zu anderen Figuren sowie die Größe und das Raster der einzufügenden Figuren übergeben. Die anderen Prozeduren sind Hilfsprozeduren, die automatisch aufgerufen werden.

```
foreach( mapcar fig figueres
      geSelectFigNoFilter( fig )
       )
   )
   )
procedure( kkLeDeleteListFig( figueres )
   let( ( fig )
   foreach( mapcar fig figueres
      dbDeleteObject( fig )
       )
   )
   )
procedure( kkLeSelectAllFig( window1 layer )
   let( (cellView1 m2fillShapes shape )
   (cellView1 = geGetWindowCellView( window1 ))
   (allShapes = leSearchHierarchy(cellView1 cellView1~>bBox 20
     "any shape" list( list( "layer" "==" list( layer "drawing" )))))
   kkLeSelectListFig( allShapes )
   )
   )
procedure( kkLeCopyAllFigToCellView( cellView1 layer)
   prog( ( transform newShapes hierShapeList hierShape listHier shape
     inst )
; Liste der kopierten Shapes
   newShapes = list()
; Hole hierarchische Liste der Shapes
   hierShapeList = dbProduceOverlap( cellView1 cellView1~>bBox 0:20
     list( layer "drawing" ))
; Abarbeiten der Liste
   foreach( hierShape hierShapeList
      listHier = list()
      if( listp( hierShape ) then
          while( listp( hierShape )
             if( car(hierShape~>isShape) then
                 hierShape = reverse( hierShape ) )
             listHier = cons( car( hierShape ) listHier )
             hierShape = car( cdr( hierShape ) )
              )
                  ; while listp(hierShape)
          shape = hierShape
      else
          shape = hierShape
          listHier = nil
          )
                 ; if
```

```
; Fertig: Abarbeiten der Liste -> listHier, shape
; Original position und Groesse
       when( shape ~> is Shape
           transform = list(0:0 "RO" 1.0)
           foreach( inst listHier
               transform = dbConcatTransform( transform inst > transform )
                   ; inst
               )
; Kopieren und Shape an Liste anhaengen
           newShapes = cons( dbCopyFig( shape cellView1 transform)
     newShapes )
                   ; isShape
               )
       )
               ; hierShape
   return( newShapes )
   )
            ; prog
   )
            ; procedure
procedure( kkLeUnderOverSizeFig( window1 ebene figueres size )
   prog( ( cellView1 figSize1 figSize2 )
; Suche aktuelles Fenster und CellView
    (cellView1 = geGetWindowCellView( window1 ))
; Undersize um "size" Einheiten
   kkLeSelectListFig( figueres )
   figSize1 = leLayerSize( cellView1 list(ebene "drawing") (- size)
     list(ebene "drawing"))
   if( (figueres != nil) then
       kkLeDeleteListFig( figueres )
       )
; Oversize um "size" Einheiten
   kkLeSelectListFig( figSize1 )
   figSize2 = leLayerSize( cellView1 list(ebene "drawing") size
     list(ebene "drawing"))
   geDeselectAllFig( cellView1 )
   if( (figSize1 != nil) then
       kkLeDeleteListFig( figSize1 )
       )
   return( figSize2 )
   )
            ; prog
   )
            ; procedure
procedure( kkLeGenFillPattern( window1 ebene groesse periode )
   prog( (cellView1 xKoord yKoord xEnde yEnde)
    (cellView1 = geGetWindowCellView( window1 ))
   fillPattern = list( )
   xKoord = fix( xCoord( lowerLeft( cellView1~>bBox )))
   yKoord = fix( yCoord( lowerLeft( cellView1~>bBox )))
   xEnde = fix( xCoord( upperRight( cellView1~>bBox )))
```

```
yEnde = fix( yCoord( upperRight( cellView1~>bBox )))
   while( (xKoord <= xEnde)</pre>
       while( (yKoord <= yEnde)</pre>
           fillPattern =
     cons( dbCreateRect(cellView1 list(ebene "drawing")
       list( list(xKoord yKoord)
         list(xKoord+groesse yKoord+groesse)))
       fillPattern )
           yKoord = yKoord+periode
           )
       xKoord = xKoord+periode
       yKoord = fix( yCoord( lowerLeft( cellView1~>bBox )))
       )
   return( fillPattern )
   )
            ; prog
   )
            ; procedure
procedure( kkLeGenFillArea( window1 ebene abstand padAbstand genEbene
 boundEbene padEbene)
   prog( (cellView1 noFillShapes fillArea1 activeArea padArea
      fillAreaFertig fig)
    (cellView1 = geGetWindowCellView( window1 ))
; aeusserer Rahmen ist Layer boundEbene
   noFillShapes = kkLeCopyAllFigToCellView( cellView1 ebene)
   fillArea1 = leLayerAndNot( cellView1 list(boundEbene "drawing")
      list(ebene "drawing") list( genEbene "drawing" ))
   if( (noFillShapes != nil) then
       kkLeDeleteListFig( noFillShapes )
       )
    geDeselectAllFig( cellView1 )
; zus. Aussparung fuer poly-Ebene
   if( ebene == "poly" then
       activeArea = kkLeCopyAllFigToCellView( cellView1 "gateox")
       fillAreaHilf = leLayerAndNot( cellView1 list(genEbene "drawing")
 list("gateox" "drawing") list(genEbene "drawing"))
           if( (fillArea1 != nil) then
               kkLeDeleteListFig( fillArea1 )
               )
                       ; if
       if( (activeArea != nil) then
           kkLeDeleteListFig( activeArea )
           )
               ; if
       fillArea1 = fillAreaHilf
                ; if (poly)
       )
; Abstand zu Originalebene
   fillArea2 = leLayerSize( cellView1 list(genEbene "drawing") -abstand
      list(genEbene "drawing") )
```

```
if( (fillArea1 != nil) then
       kkLeDeleteListFig( fillArea1 )
       )
   padArea = kkLeCopyAllFigToCellView( cellView1 padEbene)
   padArea = leLayerSize( cellView1 list(padEbene "drawing") padAbstand
     list(padEbene "drawing"))
         fillAreaFertig =
   leLayerAndNot( cellView1 list(genEbene "drawing")
     list(padEbene "drawing") list(genEbene "drawing"))
;
; nicht mehr benoetigte Shapes loeschen
   if( (fillArea2 != nil) then
       kkLeDeleteListFig( fillArea2 )
       )
   if( (padArea != nil) then
       kkLeDeleteListFig( padArea )
; Endgueltige FillArea uebergeben:
   return( fillAreaFertig )
   )
   )
procedure( kkLeGenFillStruct( ebene abstand abstand2 groesse periode )
   let( ( window1 fillLayer fillArea fillPattern fillAreaPattern
     fillStruct lassWegInst boundLayer padEbene fig tech)
    (window1 = getCurrentWindow())
    (cellView1 = geGetWindowCellView( window1 ))
; Layerabfrage fuer c5090:
   case( ebene
       ( "poly"
       fillLayer = "polyfill"
       boundLayer = "all"
       padEbene = "glass"
       tech = "c5090"
       )
       ( "met1"
       fillLayer = "m1fill"
       boundLayer = "all"
       padEbene = "glass"
             tech = "c5090"
       )
       ( "met2"
       fillLayer = "m2fill"
       boundLayer = "all"
       padEbene = "glass"
       tech = "c5090"
```

```
)
       )
; erstmal alles initialisieren
   geDeselectAllFig( cellView1 )
   lassWegInst = list()
   matrixAufruf = leSearchHierarchy( cellView1 cellView1~>bBox 20
      "array" list() )
   if( (matrixAufruf != nil) then
       printf("*** WARNUNG: Zelle enthaelt Matrixaufrufe !!! ***\n")
       foreach( mapcar aufruf matrixAufruf
            lassWegInst = cons( aufruf~>instanceList lassWegInst )
           println(aufruf~>name)
           ; foreach
       )
   )
             ; if
   leSetLayerValid( list(ebene "drawing") t )
   leSetLayerVisible( list(ebene "drawing") t )
   leSetLayerSelectable( list(ebene "drawing") t )
   leSetLayerValid( list(fillLayer "drawing") t )
   leSetLayerVisible( list(fillLayer "drawing") t )
   leSetLayerSelectable( list(fillLayer "drawing") t )
   leSetLayerValid( list(boundLayer "drawing") t )
   leSetLayerVisible( list(boundLayer "drawing") t )
   leSetLayerSelectable( list(boundLayer "drawing") t )
   leSetLayerVisible( list(padEbene "drawing") t )
   leSetLayerSelectable( list(padEbene "drawing") t )
; nu gehts los: Erzeugung der Bedeckungsmaske in xfill-Ebene
   printf("Aktuelles Cellview-Fenster ist %d \n" window1)
   printf("Verwende Ebene %s, generiere Ebene %s \n" ebene fillLayer)
   printf("Berechne zu fuellende Flaeche ...\n")
   fillArea = kkLeGenFillArea (window1 ebene abstand abstand2 fillLayer
     boundLayer padEbene)
   printf(" o.k.\n")
; Erzeugung der Fuellmuster in Originalebene
   printf("Erzeuge Fuellmuster ...\n")
   fillPattern = kkLeGenFillPattern( window1 ebene groesse periode )
   printf(" o.k.\n")
; Markieren und Verknuepfen
   printf("Verknuepfe Flaeche und Muster ...\n")
   fillAreaPattern = append( fillArea fillPattern )
   kkLeSelectListFig( fillAreaPattern )
   if( tech == "c5090" then
       fillStruct = leLayerAnd( cellView1 list(ebene "drawing")
 list(fillLayer "drawing") list(fillLayer "drawing"))
   )
   printf(" o.k.\n")
; Loeschen der ueberfluessigen Structuren
```

```
printf("Aufraeumen ...\n")
    if( fillAreaPattern != nil then kkLeDeleteListFig( fillAreaPattern ))
; Under-Over-Size der generierten Strukturen
    if( tech == "c5090" then
        fillStruct =
    kkLeUnderOverSizeFig( window1 fillLayer fillStruct 3 )
    )
    printf(" o.k.\n")
    printf(" *** FERTIG !!! ***\n")
    )        ; let
    )       ; procedure
```

A.3.2 Der Algorithmus zur Bestimmung des lokalen Füllgrades

Die aufzurufende Prozedur heißt kkQueryForLayers. Übergeben wird das aktuelle Layout-Fenster des Designsystems, sowie eine Liste der zu analysierenden Ebenen, die Intervallgröße und die Schrittweite, wie sie in Kapitel 5.4 definiert worden sind.

```
procedure( kkFilter( figur )
   figur ~> layerName == layer
   )
procedure( kkQueryForLayer( window1 layers step res )
   let( ( cellView1 cellView2 layer lay fig zeile feld ausgabe ruleFile
     zaehler koordListe i k )
;
   zaehler = 1
   raster = step/res
   layer = car( layers )
    (cellView1 = geGetWindowCellView( window1 ))
; Erzeuge Topology-Rules
   printf("Erzeuge diva-Rules..\n")
   ruleFile = outfile( "/tmp/divaTOP.rul" )
   fprintf( ruleFile "printf(\"File: divaTOP.rul automatic generated by
     skill-routine kkQueryForLayer.\\n\")\n" )
   fprintf( ruleFile "drcExtractRules(\n" )
   foreach(mapcar lay layers
       fprintf( ruleFile "\t(d%s = geomOr(\"%s\"))\n" lay lay)
   )
   fprintf( ruleFile "\t(saveInterconnect\n" )
   foreach(mapcar lay layers
       fprintf( ruleFile "\t\t(d%s \"%s\")\n" lay layer)
   )
   fprintf( ruleFile "\t)\t; saveInterconnect\n" )
```

```
fprintf( ruleFile ")\t; drcExtractRules\n" )
    close( ruleFile )
   printf("o.k.\n")
;
; Erzeuge Topology-View
   printf("Erzeuge topology-View..\n")
    ivExtract( ?cell cellView1
        ?echo nil
        ?hier nil
        ?rulesFromUnix t
        ?rulesFilePath "/tmp/divaTOP.rul"
        ?extractedName "topology" )
   printf("o.k.\n")
;
; Oeffne topology-View im gleichen Fenster
    geSave( window1 )
    window2 = geChangeCellView( window1 cellView1~>libName
      cellView1~>cellName "topology" "a" )
    (cellView2 = geGetWindowCellView( window2 ))
;
;
   ausgabe = outfile( "/tmp/fuellung" )
;
    xKoord = fix( xCoord( lowerLeft( cellView2~>bBox )))
    yKoord = fix( yCoord( lowerLeft( cellView2~>bBox )))
    xEnde = fix( xCoord( upperRight( cellView2~>bBox )))
    yEnde = fix( yCoord( upperRight( cellView2~>bBox )))
    while( (yKoord <= yEnde)</pre>
        zeile = list()
        while( (xKoord <= xEnde)</pre>
            :
            value = 0
            koordListe = list()
            figuren = list()
            for( i 0 res-1
                for( k 0 res-1
                    koordListe =
      cons( list(xKoord+i*raster yKoord+k*raster) koordListe)
                )
            )
            foreach(mapcar koord koordListe
                figuren = cons( gePointQuery( window2 koord "kkFilter")
 figuren)
            )
            if( listp( figuren ) then
                foreach( mapcar figur figuren
```

```
if( (figur >layerName == layer) then value++ )
                )
            else
                       if( (figuren ~> layerName == layer) then value++ )
            )
            zeile = append(zeile list(value))
            xKoord = xKoord+step
        )
        foreach(mapcar zahl zeile
            fprintf( ausgabe "\t%d" zahl )
        )
        fprintf( ausgabe "\n" )
        printf( "%d. Zeile, y-Koordinate: %d\n" zaehler++ yKoord )
        yKoord = yKoord+step
        xKoord = fix( xCoord( lowerLeft( cellView2~>bBox )))
    )
    close( ausgabe )
    println( "FERTIG !!!" )
    )
         ; let
)
         ; procedure
```

B Die realisierten Flächenlichtmodulatoren

B.1 Technische Daten der realisierten Lichtmodulatoren

Es sind drei Varianten Flächenlichtmodulatoren entwickelt worden, die über ein digitales Dateninterface für eine Ansteuerung mit 16 Graustufen pro Bildelement (entspricht 4 Bit) verfügen. Tabelle B.1 fasst die wichtigsten Parameter dieser Schaltungen zusammen.

In Abbildung B.1 ist das Datenformat für eine aktive Matrix mit 256 Spalten und 256 Zeilen dargestellt. Es werden immer 8 Bit, also 1 Byte, gleichzeitig eingelesen. Die 4 Bit, die die Ansteuerspannung auswählen, werden jeweils nacheinander über einen Eingang eingelesen. Wie bereits in Kapitel 6.1.1 erwähnt, liegen die Pixel, die parallel adressiert werden, nebeneinander in derselben Zeile. Es werden also zuerst die Spalten 0 bis 7 der ersten Zeile, dann die Spalten 8 bis 15 und am Ende die Spalten 248 bis 255 der ersten Zeile adressiert. Danach wird mit der nächsten Zeile fortgefahren. Insgesamt werden zur vollständigen Adressierung der 256 × 256 Pixel großen Matrix $4 \times 256 \times 256$ Bit = 32 kByte Daten eingelesen.

Variante	4bLVM64k16u	4bLVM64k20u	$4 \mathrm{bLVM40k24u}$
Matrixgröße	256×256	256×256	256×160
Bildfeldgröße	$16,78mm^2$	$26,21mm^2$	$23,59\ mm^2$
Pixelraster, horizontal	$16 \ \mu m$	$20 \ \mu m$	$24 \ \mu m$
Pixelraster, vertikal	$16 \mu m$	$20 \ \mu m$	$24 \ \mu m$
Versorgungsspg., digital		5 V	
Versorgungsspg., analog	40 V		
mögl. Ansteuerspg.	$0 \dots 32 V$		
Anzahl Spannungsstufen	16		
max. Taktfrequenz		$20 \; MHz$	
Adressierzeit	1,64ms	1,64ms	1,024ms
max. Wiederholrate	600 Hz	600 Hz	970~Hz
max. Spannungsfehler	$\pm 0, 8 V$	$\pm 0,6 V$	$\pm 0,5V$
IC-Fläche	$8 \times 7,5 mm^2$	$9,9 \times 8 mm^2$	$10,06\times7,5mm^2$
Gehäuse		PGA 68	

Tabelle B.1: Tabelle mit den technischen Daten der einzelnen Modulatorvarianten



8 Dateneingänge

Abbildung B.1: Format der eingelesenen Adressierdaten: Zxx beschreibt die Zeilennummer (0 - 255), Sxx die Spaltennummer (0 - 255) und bitx das Datenbit (0 - 3)

B.2 Layouts der Pixelzellen



Abbildung B.2: Layout der 16 $\mu m \times 16 \, \mu m$ großen Pixelzelle mit zwei Auswahltransistoren und Ansteuerelektroden für zwei Bildelemente



Abbildung B.3: Layout der 20 $\mu m \times 20 \ \mu m$ großen Pixelzelle mit zwei Auswahltransistoren und Ansteuerelektroden für zwei Bildelemente.



Abbildung B.4: Layout der 24 $\mu m \times 24\,\mu m$ großen Pixelzelle mit zwei Auswahltransistoren und Ansteuerelektroden für zwei Bildelemente



Abbildung B.5: Legende zu den Layouts der Pixelzellen

C Definitionen optischer Kennwerte

Neben den in dieser Arbeit verwendeten strahlungsphysikalischen Größen ist besonders im Bereich der Displaytechnik auch die Verwendung von lichttechnischen Größen verbreitet. Da die lichttechnischen Größen jedoch für den sichtbaren Spektralbereich gelten, ist bei den in dieser Arbeit behandelten Anwendungen den strahlungsphysikalischen Größen der Vorzug gegeben worden. Tabelle C.1 stellt die entsprechenden Einheiten gegenüber [42].

Formelzeichen	$\operatorname{strahlungsphysik}$. E.	lichttechnische	E.
W	Strahlungsenergie	1 Ws	Lichtmenge	1 lms
Φ	Strahlungleistung	1 W	$\operatorname{Lichtstrom}$	1 lm
Strahlungssende	r:			
$M = \frac{d\Phi}{dA}$	Ausstrahlung	$1\frac{W}{m^2}$	Lichtausstrahlung	$1\frac{lm}{m^2}$
$I = \frac{d\Phi}{\Omega}$	Strahlstärke	$1\frac{W}{sr}$	Lichtstärke	1cd
$L = \frac{dI}{dA \cdot \cos\alpha}$	Strahldichte	$1 \frac{W}{m^2 s r}$	Leuchtdichte	$1\frac{cd}{m^2}$
Strahlungsempfä	inger:			
$E = \frac{d\Phi}{dA}$	Bestrahlungsstärke	$1\frac{W}{m^2}$	Beleuchtungsstärke	1 lx
$H = \int E dt$	Bestrahlung	$1\frac{Ws}{m^2}$	Belichtung	$1\frac{lms}{m^2}$

Tabelle C.1: Vergleich von strahlungsphysikalischen und lichttechnischen Einheiten

Allgemein gilt folgender Zusammenhang zwischen einer strahlungsphysikalischen Größe X_{strahl} und der entsprechenden lichttechnischen Größe X_{licht} :

$$X_{licht,\lambda} = K_m \int_{\lambda=350nm}^{\lambda=770nm} \frac{dX_{strahl,\lambda}}{d\lambda} V(\lambda) \, d\lambda \,. \tag{C.1}$$

Dabei ist K_m das fotometrische Strahlungäquivalent, $X_{xx,\lambda}$ die jeweilige Größe bei der betrachteten Wellenlänge und $V(\lambda)$ die Hellempfindlichkeit nach (C.2).

$$V(\lambda) = \frac{L_{strahl}\lambda_{max}}{L_{strahl}}$$
(C.2)

D Abkürzungsverzeichnis

ARC anti-reflex coating В Transistor Bulk-Anschluss BPSG Bor-Phosphor-dotiertes Silikatglas CBM cantilever beam mirror CMOS complementary metal oxid semiconductor CMP chemical mechanical polishing D Transistor Drain-Anschluss DIVA Tool zur Layout-Verifikation DLP digital light processor DRAM dynamic random access memory erf Fehlerfunktion FhG Fraunhofer Gesellschaft Transistor Gate-Anschluss G HDTV high definition television HHI Heinrich Hertz Institut für Hochfrequenztechnik IC integrated circuit ILD inter layer dielectricum (FhG-) Institut für mikroelektronische Schaltungen und Systeme IMS LCD liquid crystal display LEDlight emitting diode LISP Programmiersprache MIM metal insulator metal moving liquid mirror MLM MOSFET metal oxid semiconductor field effect transistor NMOS n-channel MOS-Transistor PATMOS Parameter Testsystem MOS PCB printed circuit board PEplasma enhanced PMOS p-channel MOS-Transistor RAM Random Access Memory REM Rasterelektronenmikroskop RLZ Raumladungszone S Transistor Source-Anschluss SKILL Scriptsprache des Cadence Design Systems STN super twisted nematic TMA thin film micromirror array USG undotiertes Silikatglas UV-Licht Ultraviolettes Licht VCL viscoeleastic control layer

E Symbolverzeichnis

- a Deformationsamplitude der mikromechanischen Aktoren
- A Fläche
- α_0 Absorptionskoeffizient
- A_{offen} nicht abgeschirmte Fläche eines Pixels

 A_{Pixel} Fläche eines Pixels

- b Leitbahnbreite
- β_n Transistorkonstante n-Kanal MOSFET
- c Lichtgeschwindigkeit im Vakuum
- C_{DS} Koppelkapazität Drain-Source
- C_{GD} Koppelkapazität Gate-Drain
- C_{GS} Koppelkapazität Gate-Source
- C_{KG} Koppelkapazität Kompensationsltg.-Speicherknoten
- $C_{\Sigma G}$ Leitungskapazität Zeilenleitung
- $C_{\Sigma KG}$ Leitungskapazität Kompensationsleitung
 - C_{Sp} Kapazität Spaltenleitung
- C_{Store} resultierende Speicherkapazität
 - C_Z Kapazität des Speicherknotens
 - C_{Zei} Kapazität Zeilenleitung
 - d Tiefe des pn-Überganges
 - $D_{n,p}$ Diffusionskonstante
 - d_{ox} Dicke Kapazitätsoxid
 - E_{krit} Durchbruchsfeldstärke
- E_{Matrix} Bestrahlungsstärke aktive Matrix
 - ϵ Dielektrizitätskonstante
 - ϵ_0 Dielektrizitätskonstante im Vakuum
 - ϵ_r relative Dielektrizitätszahl
 - $\epsilon(t)$ Sprungfunktion
 - f_n Impulsantwort der Zeilenleitung mit n Spalten
 - F_n Übertragungsfunktion der Zeilenleitung mit n Spalten
 - g_{ds} Ausgangsleitwert MOS-Transistor
 - G_{opt} optische Generationsrate
 - h Planck-Konstante
 - I_0 Sättigungsstrom
 - I_{diff} Diffusionsstrom
 - I_{drift} Driftstrom
 - I_{leak} resultierender Leckstrom
 - I_{ph} Photostrom
 - k Boltzmannkonstante
 - *l* Leitbahnlänge
 - λ Wellenlänge

 $L_{n.n}$ Diffusionslänge Ladungsträgerbeweglichkeit $\mu_{n,p}$ Akzeptorkonzentration N_A N_D Donatorkonzentration Anzahl Dateneingänge NData Multiplexfaktor bei passiver Ansteuerung N_{mux} n, pElektronen- oder Löcherdichte N_{Sp} Anzahl Matrixspalten Demultiplexfaktor Spaltendekoder $N_{sp,mux}$ Anzahl Matrixzeilen N_{Zei} P_{ont} Lichtleistung P_V elektrische Verlustleistung elektrische Elementarladung q R_G Widerstand Zeilenleitung spezifischer Schichtwiderstand Polysilizium ρ_{poly} R_{KG} Widerstand Kompensationsleitung R_{on} Innenwiderstand eines Schalttransistors R_{Zei} Widerstand Zeilenleitung Standardabweichung Kantenverschiebung (1D) $\sigma_{b'}$ Standardabweichung Kantenverschiebung (2D) σ_h Standardabweichung Oxiddickenschwankung σ_d $\sigma_{
ho}$ Standardabweichung Widerstandsstreuung TTemperatur T_{Adr} Adressierzeit gesamte Matrix T_{aktiv} Zeitspanne zur Ansteuerung eines Pixels Zeitkonstante Diffusionsstrom τ_{diff} Zeitkonstante Driftstrom τ_{drift} Ladungsträgerlebensdauer $\tau_{n.p}$ Zeitkonstante Spaltenleitung τ_{Sp} Zeitkonstante Zeilenleitung τ_{Zei} Zeitspanne zur Ansteuerung aller Pixel T_{Bild} kritische Anstiegszeit t_c Anstiegszeit des Kompensationssignals $t_{KG,sw}$ Abfallzeit des Zeilensignals t_{sw} Adressierzeit für eine Zeile T_{Zei} U_D Diodenspannung max. Pegel Zeilenleitung U_{High} max. Pegel Kompensationsleitung $U_{KG,High}$ verbleibender Ansteuerfehler U_{rest} U_S Ansteuerspannung der Aktoren U_{sp} Spannungswert der Spaltenleitungen Schaltspannung der Zeilenleitungen U_{sw}

 U_{Tn} Schwellenspannung n-Kanal MOSFET

- Spannung auf dem Speicherknoten U_Z
- W_G Bandabstand im Halbleiter W_S Ausdehnung der RLZ

F Abbildungsverzeichnis

Abbildungsverzeichnis

2.1	Systemaufbau eines ASIC-Direktbelichters	4
2.2	Beispiel einer adaptiven Optik zur Wellenfrontkorrektur	5
2.3	Kantenverschiebung durch Graustufenabbildung	6
2.4	Aufbau eines Arrays mit 5×5 passiven Pixelzellen	11
2.5	Querschnitt der Aktor-Elektroden-Anordnung	11
2.6	Ansteuersignale für eine zeitmultiplexe passive Ansteuerung	12
2.7	Schaltplan einer statischen 6-Transistor-Speicherzelle	16
2.8	Schaltplan einer dynamischen Speicherzelle mit Speicherkapazität	17
2.9	Aktiv angesteuerte 3×3 Matrix	18
3.1	Einfaches Ersatzschaltbild einer Pixelzelle	19
3.2	Verwendetes Transistorersatzschaltbild	20
3.3	Ersatzschaltbild einer Pixelzelle mit Kompensationsgate	24
3.4	Ersatzschaltbild einer Polysiliziumleitung	27
4.1	Anregung eines Elektrons durch Photonen	36
4.2	Bändermodell eines pn-Überganges	38
4.3	Diffusionsstrom durch in der Diffusionszone erzeugte Ladungsträger .	39
4.4	Kennlinie einer Diode mit und ohne Photostrom	40
4.5	Ersatzschaltbilder der möglichen Arbeitspunkte einer Photodiode	41
4.6	Querschnitt einer Doppelwannen-CMOS-Technologie	42
4.7	Ersatzschaltbild einer Pixelzelle mit Auswahltransistor	43
4.8	Ersatzschaltbild der Speicherkapazität mit Leckstromquelle	44
4.9	Entladungsvorgang einer Pixelzelle mit und ohne Photostrom	45
4.10	Laterales Profil des pn-Übergangs	46
4.11	Sperrstrom der Drain-Bulk Diode unter Lichteinfluss	48
4.12	Zonen des pn-Überganges, in denen Photoströme entstehen	49
4.13	Zeitkonstante des lichtinduzierten Driftstromes	51
4.14	Zeitkonstante des lichtinduzierten Diffusionsstromes	52
4.15	Querschnitt einer Speicherzelle mit einer Metallebene	53
5.1	Prinzipskizze der realisierten Lichtmodulatoren	56
5.2	Querschnitt eines NMOS-Transistors mit Hochvolt-Drain	58
5.3	Querschnitt eines PMOS-Transistors mit Hochvolt-Drain	59
5.4	Ersatzschaltbild eines Hochvolt-NMOS	60
5.5	Oxid und Verdrahtungsebenen einer CMOS-Technologie	61
5.6	Schichtaufbau nach dem ersten CMP-Prozess	62
5.7	Schichtaufbau nach dem zweiten CMP-Prozess	62
5.8	Höhenprofil der Polysiliziumebene ohne Füllstrukturen	63

5.9	Höhenprofil der Polysiliziumebene mit Füllstrukturen	. 64
5.10	Flussdiagramm zur automatisierten Erzeugung von Füllstrukturen	. 68
5.11	Beispiellayout mit verschiedenen Füllstrukturen	. 69
5.12	Querschnitt der VCL-Aktortechnologie	. 71
5.13	Ansteuervarianten zur Erzeugung verschiedener Oberflächenprofile .	. 71
5.14	Querschnitt der CBM-Aktortechnologie	. 73
5.15	Darstellung verschiedener Spiegelgeometrien	. 75
5.16	Aussteuerung von Pyramidelementen im Analog- und Binärbetrieb	. 76
5.17	Querschnitt eines Bildelements in MLM-Technologie	. 77
5.18	Die Elektrodengeometrie einer Pixelmatrix in der MLM-Technologie	. 78
6.1	Blockschaltbild des Lichtmodulators mit aktiv angesteuerten Pixeln	. 82
6.2	Blockschaltbild des Datenpfades	. 83
6.3	Blockschaltbild des Digital-Analog-Umsetzers	. 84
6.4	Blockschaltbild des Zeilenschieberegisters	. 85
6.5	Blockschaltbild des Zeilentreibers	. 86
6.6	Blockschaltbild der Steuereinheit	. 87
6.7	Vereinfachtes Ersatzschaltbild des Spaltentreibers	. 88
6.8	Mögliche Treiberkonfigurationen der aktiven Matrixansteuerung	. 89
6.9	Schaltplan der Pixelzelle mit parasitären Elementen	. 93
6.10	Graph mit dem verbleibenden Spannungsfehler	. 94
6.11	Graph des Spannungsfehlers in Abhängigkeit von $\sigma_{d_{ox}}$. 96
6.12	Graph des Spannungsfehlers in Abhängigkeit von σ_b	. 97
6.13	Graph des Spannungsfehlers in Abhängigkeit von $\sigma_{b'}$. 98
6.14	Graph der Raumladungsausdehnung	. 99
6.15	Graphen der Leckströme für verschieden große Pixellayouts	. 100
6.16	Graphen der Spannungsverläufe für verschieden große Pixellayouts	. 101
6.17	Board zur Ansteuerung der entwickelten Lichtmodulatoren	. 103
6.18	Blockschaltbild der Ansteuerung der Flächenlichtmodulatoren	. 104
6.19	Screenshot des Programms zur Ansteuerung der Lichtmodulatoren .	. 105
6.20	Oberfläche nicht ausgelenkter Mikrospiegel	. 106
6.21	Oberflächenprofil bei einer angesteuerten Pixelreihe	. 107
6.22	REM Aufnahme von belichteten Strukturen im Photolack $\ \ . \ . \ .$. 108
6.23	REM Aufnahme der invertierten Strukturen im Photolack $\ \ . \ . \ .$. 108
6.24	REM Aufnahme einer hochauflösenden Graustufenabbildung $\ . \ . \ .$. 109
B.1	Format der eingelesenen Adressierdaten	. 129
B.2	Layout der 16 $\mu m \times 16 \mu m$ großen Pixelzelle	. 130
B.3	Layout der 20 $\mu m \times 20 \mu m$ großen Pixelzelle	. 131
B.4	Layout der $24 \mu m \times 24 \mu m$ großen Pixelzelle $\ldots \ldots \ldots \ldots \ldots$. 132
B.5	Legende zu den Layouts	. 132

G Tabellenverzeichnis

Tabellenverzeichnis

3.1	Ableitungen des Restfehlers
4.1	Absorptionskoeffizient in Abhängigkeit von der Wellenlänge 47
5.1	Tabelle mit den Mittelwerten und Varianzen der Füllfaktoren 67
5.2	Vergleich der drei verwendeten Spiegeltechnologien
6.1	Adressierzeiten und Verlustleistungen für aktive Matrizen 92
6.2	Parameter, die in Tabelle 6.1 verwendet worden sind 92
6.3	Tabelle mit den extrahierten Kapazitäts- und Widerstandswerten $\ $. 94
6.4	Standardabweichungen der technologischen Streuungen 96
6.5	Standardabweichung der Adressierspannung 97
6.6	Speicherkapazitäten der einzelnen Pixelvarianten
6.7	Lichtabschirmung der einzelnen Pixelvarianten
6.8	Resultierende Streuung der elektrischen Ansteuerspannung $\ .\ .\ .\ .\ .$ 101
6.9	Streuung durch elektrisches Rauschen
6.10	Elektrische Parameter des Flächenlichtmodulators
6.11	Bestimmung der Adressierzeit
A.1	Tabelle mit den Maskenbezeichnungen der verwendeten Technologien 115
A.2	Fertigungsschritte des Hochvolt-CMOS Prozesses
A.3	Fertigungsschritte der VCL-Spiegeltechnologie
A.4	Fertigungsschritte der CBM-Spiegeltechnologie
A.5	Fertigungsschritte der MLM-Spiegeltechnologie
B.1	Tabelle mit den technischen Daten der einzelnen Modulatorvarianten 128
C.1	Vergleich von strahlungsphysik. und lichttech. Einheiten

Literatur

- [1] S. C. Gustafson, G. R. Little, V. M. Bright, J. H. Comtois, E. S. Watson, "Micromirror Arrays for Coherent Beam Steering and Phase Control", *Micro*electronic Structures and MEMS for Optical Processing II, Proceedings of SPIE, Vol. 2881, S. 65-74, 1996.
- [2] OKO Technologies, Delft, Niederlande, http://www.okotech.com
- [3] Boulder Nonlinear Systems, Inc., Datasheet: 128 × 128 Analog Liquid Crystal Spatial Light Modulator.
- [4] Boulder Nonlinear Systems, Inc., Datasheet: 256 × 256 Binary Liquid Crystal Spatial Light Modulator.
- [5] J. Bühler, F.-P. Steiner, H. Baltes, "Linear array of CMOS double pass metal micromirrors", *Microelectronic Structures and MEMS for Optical Processing II*, Proceedings of SPIE, Vol. 2881, S. 75-82, 1996.
- [6] D. Mentley, J. A. Castellano, H. Bhatt, S. Dash, G. Aboud, Flat Information Displays, Stanford Resources Inc., 8th Edition, 1997.
- [7] R. C. Johnson, "Micromirror arrays perform photolithography step", *EE Times*, Oct 12,1999, URL: http://www.eetimes.com/story/OEG19991012S0043
- [8] R. Melcher, Aktiv-Matrix-Ansteuerungen für Projektions-Displays, Dissertation, Gerhard-Mercator Universität Duisburg, 1997.
- [9] R. Gerhard-Multhaupt et. al., "Lichtventilprojektion mit Festkörpersteuerschichten", Abschlußbericht zum Projekt zum Forschungsvorhaben TK 0448/8, Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH, Dezember 1992.
- [10] R. Gerhard-Multhaupt, W. Brinker, H. J. Ehrke, W.-D. Molzow, G. Przyrembel, H. Roeder, W. Wirges, H.-L. Fiedler, R. Melcher, "Active-matrix-addressed deformable elastomer layers with schlieren optics: new and improved technologies for an old light-valve concept", *Conference on Lasers and Electro-Optics*, Anaheim, Calif., 1992, Summary of papers, Washington DC, 1992, S. 404-407.
- [11] R. Melcher, W. Budde, H.-L. Fiedler, D. Stuch, G. Zimmer, W.-D. Molzow, R. Gerhard-Multhaupt, "Active-matrix-addressed deformable-elastomer-layer light-valve projection", *Society for Information Display International Symposium*, Boston, Mass., 1992, Digest of technical papers, Playa del Rey, Calif. 1992, S. 447-450.

- [12] H. Lakner, W. Doleschal, P. Dürr, A. Gehner, H. Schenk, A. Wolter, G. Zimmer, "Micromirrors for direct writing systems and scanners", SPIE Conference on Miniaturized Systems with Micro-Optics and MEMS, Santa Clara, September 1999, Proceedings of SPIE, Vol. 3878, September 1999.
- [13] H. Buhre, "Micronic and Fraunhofer in expanded co-operation over micro mirror patterning development", *Micronic Laser Systems*, *Press Release*, Micronic Laser Systems, Täby, Schweden, Presseerklärung 3. Dez. 1999.
- [14] A. Gehner, Entwicklung hochauflösender Flächenlichtmodulatoren mit deformierbaren Spiegelanordnungen für die maskenlose Mikrolithographie, Dissertation, Gerhard-Mercator-Universität Duisburg, 1996.
- [15] L. J. Hornbeck, "Deformable-Mirror Spatial Light Modulators", Spatial Light Modulators and Applications, SPIE Conference, San Diego, 1989, SPIE Critical Reviews Series, Vol. 1150, März 1989.
- [16] R. M. Boysel, J. M. Florence, W.-R. Wu, "Deformable Mirror Light Modulators for Image Processing", Optical Information Processing Systems and Architectures, Proceedings of SPIE, Vol. 1151, März 1989.
- [17] S.-G. Kim, K.-H. Hwang, "Thin-Film Micromirror Array", SID: Information Display, SID Information Display, No. 4 & 5, 1999.
- [18] A. Wolter, Entwicklung eines hochauflösenden Flächenlichtmodulators mit einstellbarem Profil einer Flüssigkeitsoberfläche zur optischen Musterwiedergabe, Dissertation, Gerhard-Mercator-Universität Duisburg, 2000.
- [19] A. Rieck, Entwicklung einer Planarisierungstechnologie einschließlich Chemisch Mechanischen Polierens zur Fertigung hochauflösender Flächenlichtmodulatoren, Dissertation, Gerhard-Mercator-Universität Duisburg, 1999.
- [20] P. Miskowiec, Schaltungsbezogene Modellierung der Ausbeute und des Ausfallrisikos mikroelektronischer Schaltkreise unter Berücksichtigung defektinduzierter Ausfallmechanismen, Dissertation, Gerhard-Mercator-universität Duisburg, 1999.
- [21] B. Stine et.al., "A Closed-Form Analytic Model for ILD Thickness Variation in CMP Processes", International Chemical Mechanical Polish Conference for VLSI/ULSI; Multilevel Interconnection Conference, Santa Clara, 1997, Santa Clara, Cal., Februar 1997.
- [22] B. Stine et. al., "Rapid Characterization and Modeling of Pattern-Dependent Variation in Chemical-Mechanical Polishing", *IEEE Transactions on Semicon*ductor Manufacturing, Vol. 11, No. 1, Februar 1998.

- [23] B. Stine et. al., "The Physical and Electrical Effects of Metal-Fill Patterning Practices for Oxide Chemical-Mechanical Polishing Processes", *IEEE Transactions on Electron Devices*, Vol. 45, No. 3, März 1998.
- [24] B. Stine et. al., "The Role of Dummy Fill Patterning Practices on Intra-Die ILD Thickness Variation in CMP Processes", VMIC Conference, 1996, Juni 1996.
- [25] P. A. Burke, "Semi-Empirical Modelling of SiO₂ Chemical-Mechanical Polishing Planarization", VMIC Conference, 1991, Juni 1991.
- [26] L. E. Camilletti, "Implementation of CMP-based Design Rules and Patterning Practices", Advanced Semiconductor Manufacturing Conference and Workshop, Cambridge, 1995, Cambridge, Mass., Juni 1995.
- [27] K.-U. Kirstein, "An Addressing Circuit for Electrostatically Driven Micromirror Arrays", Fraunhofer Institute for Microelectronic Circuits and Systems, Annual Report 1999, Fraunhofer Institut für mikroelektronische Schaltungen und Systeme, Duisburg, Dresden, München, Annual Report 1999.
- [28] A. Wolter, K.-U. Kirstein, W. Doleschal, H. Kück, H. Lakner, G. Zimmer, "A Spatial Light Modulator using Moving Liquid Mirrors on a CMOS Active Matrix", to be published on: 7th International Conference on New Actuators, Actuator 2000, Proceedings of 7th International Conference on New Actuators, Actuator 2000, Bremen, Germany, 19.-21. Juni 2000.
- [29] E. W. Scheckler, A. R. Neureuther, "Models and Algorithms for Three-Dimensional Topography Simulation with SAMPLE-3D", *IEEE Transactions* on Computer-Aided Design of Integrated Circuits and Systems, Vol. 13, No. 2, Februar 1994.
- [30] J. F. Sefler, A. R. Neureuther, "Extracting Solid Conductors from a Single Triangulated Surface Representation for Interconnect Analysis", *IEEE Tran*sactions on Semiconductor Manufacturing, Vol. 9, No. 1, Februar 1996.
- [31] J. P. Elliot, A. J. Walton, G. A. Allan, "The Automatic Generation of Conformal 3D Data for Simulaton of IC Interconnect Parastics and Representation of MEM Structures", *European Solid-State Device Conference, ESSDERC, The Hague, 1995*, The Hague, 1995.
- [32] K.-J. Chang, S.-Y. Oh, K. Lee, "HIVE: An Express and Accurate Interconnect Capacitance Extractor for Submicron Multilevel Conductor Systems", VMIC Conference, 1991, Juni 1991.
- [33] K. Nabors, J. White, "FastCap: A Multipole Accelerated 3-D Capacitance Extraction Program", *IEEE Transactions on Computer-Aided Design*, Vol. 10, No. 11, November 1991.

- [34] R. K. Tyson, Principles of adaptive optics, Academic Press, Boston, 2nd Edition 1998
- [35] P. M. Knoll, *Displays*, Hüthig, 1986.
- [36] K. W. Böer, Survey of Semiconductor Physics, Volume I: Electrons and Other Particles in Bulk Semiconductors, Van Nostrand Reinhold, New York, 1990.
- [37] K. W. Böer, Survey of Semiconductor Physics, Volume II: Barriers, Junctions, Surfaces and Devices, Van Nostrand Reinhold, New York, 1992.
- [38] S. M. Sze, Physics of Semiconductor Devices, Second Edition, John Wiley & Sons, New York, 1981.
- [39] H. Melchior, Demodulation and Photodetection Techniques, Laser Handbook, vol. 1, North-Holland, Amsterdam, 1972.
- [40] K. Schade, Mikroeletroniktechnologie, Verlag Technik GmbH Berlin-München, 1991.
- [41] P. Rai-Choudhury, Handbook of Microlithography, Micromachining and Microfabrication, Volume 1: Microlithography, SPIE Press Monograph PM39, Bellington, Washington, 1997.
- [42] R. Paul, Optoelektronische Halbleiterbauelemente, B. G. Teubner, Stuttgart, 2. Auflage, 1992.
- [43] H. Schaumburg, Werkstoffe und Bauelemente der Elektrotechnik; Band 3 Sensoren, B. G. Teubner, Stuttgart, 1992.
- [44] U. Schneider, Entwicklung und Herstellung aktiv adressierter Flüssigkristallbildschirme für Projektion und Direktsicht, Dissertation, Universität Stuttgart, 1997.
- [45] K. Schleupen, U. Schneider, E. Lueder, T. Kallfass, M. Dobler, "A High-Performance Integrated Gate-Line Driver for HDTV Active-Matrix LCDs", *SID International Symposium, Seattle, 1993*, Society of Information Display, Digest of technical papers, No. 24, 1993.
- [46] S. Audenaert, L. Weyten, "An optimized display waveform for higher refresh rates", SID International Display Research Conference, Toronto, 1997, Society of Information Display, Conference rec., No. 17, 1997.
- [47] T. Luk, J. Ho, "Implentation of Double-Line Addressing (DLA) for Passive Panels", SID International Display Research Conference, Toronto, 1997, Society of Information Display, Conference rec., No. 17, 1997.

- [48] J. De Vos, H. De Smet, A. Van Calster, "High Voltage EL Drivers Integrated on Glass", SID International Display Research Conference, Toronto, 1997, Society of Information Display, Conference rec., No. 17, 1997.
- [49] P.-C. Yu, J.-C. Wu, "A Class-B Output Buffer for Flat-Panel-Display Column Driver", IEEE Journal of Solid-State Circuits, Vol. 34, No. 1, Januar 1999.I
- [50] B. Sheu and C. Hu, "Switch-induced error voltage on a switched capacitor", IEEE J. Solid-State Circuits, August 1984, vol. SC-19, no. 4, pp. 519-525.
- [51] C. Eichenberger and W. Guggenbühl, "Dummy Transistor Compensation of Analog MOS Switches", Journal of Solid-State Circuits, August 1989, vol. 24, no. 4, pp. 1143-1146.
- [52] I. N. Bronstein, K. A. Semendjajew, Taschenbuch der Mathematik, B. G. Teubner Verlagsgesellschaft, 1991.
- [53] M. Seifert, Analoge Schaltungen und Schaltkreise, VEB Verlag Technik, Berlin, 1980.
- [54] M. Seifert, *Digitale Schaltungen*, VEB Verlag Technik, Berlin, 1986.
- [55] N. Fliege, Systemtheorie, Teubner Verlag Stuttgart, 1991.
- [56] K. W. Terrill, CMOS Latch-up Modeling and Prevention, Ph. D. Dissertation, University of California, Berkeley, 1985.
- [57] F.-C. Hsu, Breakdown Mechanism and Related Effects in MOSFET's, Ph. D. Dissertation, University of California, Berkeley, 1983.
- [58] R. Paul, MOS-Feldeffekttransistoren, Halbleiter-Elektronik Band 21, Springer-Verlag, Berlin, Heidelberg, 1994.
- [59] B. J. Baliga, Modern Power Devices, Krieger Publishing Company, Malabar, Florida, 1992
- [60] P. Antognetti (Hrsg.), Power Intergrated Circuits, McGraw Hill, New York, NY, 1986.
- [61] R. Paul, "Entwurf intergrierter Schaltungen I", Script zur Vorlesung Entwurf intergrierter Schaltungen I, Technische Universität Hamburg-Harburg, Sommersemester 1995.
- [62] R. L. Geiger, P. E. Allen, N. R. Strader, VLSI Design Techniques for Analog and Digital Circuits, McGraw-Hill, New York, 1990.
- [63] D. S. Ang, C. H. Ling, "A Unified Model for the Self-Limiting Hot-Carrier Degradation in LDD n-MOSFET's", *IEEE Transactions on Electron Devices*, Vol. 45, No. 1, Januar 1998.

- [64] S. Ogura, P. J. Tsang, W. W. Walker, D. L. Crichtlow, J. F. Shepard, "Design and Characteristics of the Lightly Doped Drain-Source (LDD) Insulated Gate Field-Effect Transistor", *IEEE Transactions on Electron Devices*, Vol. ED-27, No. 8, August 1980.
- [65] M. Koyanagi, H. Kaneko, S. Shimizu, "Optimum Design of n⁺−n⁻ Double-Diffused Drain MOSFET to Reduce Hot-Carrier Emission", *IEEE Transactions* on Electron Devices, Vol. ED-32, No. 3, März 1985.
- [66] J. F. Chen, J. Tao, P. Fang, C. Hu, "Performance and Reliability Comparison Between Asymmetric and Symmetric LDD Devices and Logic Gates", *IEEE Journal of Solid-State Circuits*, Vol. 34, No. 3, März 1999.
- [67] R. Brück, Entwurfwerkzeuge für VLSI-Layout: Methoden und Algorithmen für den rechnergestützten Enwurf von VLSI-Layout, Carl Hansen Verlag, München, Wien, 1993.
- [68] T. Tanneberger, "A Test System for Micromirror Arrays", Fraunhofer Institute for Microelectronic Circuits and Systems, Annual Report 1999, Fraunhofer Institut für mikroelektronische Schaltungen und Systeme, Duisburg, Dresden, München, Annual Report 1999.
- [69] SKILL Language Reference, IC 4.4.3 Product Documantation, Cadence Design Framework Openbook Online Help.
- [70] W. Kluge, K. Kunze, Funktionbeschreibung des Evaluation-Boards, Dokumentation des Customer-Evaluation-Kits, Fraunhofer Institut f
 ür mikroelektronische Schaltungen und Systeme Dresden, 1999.

Selbständigkeitserklärung:

Die vorliegende Arbeit zum Thema

Integrierte Ansteuerschaltungen für mikromechanische Flächenlichtmodulatoren entstand am Fraunhofer Institut für mikroelektronische Schaltungen in Dresden unter der Betreuung von Prof. Dr.-Ing. H.-L. Fiedler.

Ich versichere hiermit, dass ich die Arbeit vollkommen selbständig verfasst und keine anderen als die angegebenen Quellen und Hilfsmittel benutzt sowie Zitate kenntlich gemacht habe.

Freiburg, den 07.11.2000

Kay-Uwe Kirstein