

8 Zusammenfassung

Die vorliegende Arbeit hatte das Ziel, ein Verfahren zu entwickeln, welches es gestattet, für eine Halbleiterherstellungslinie die voraussichtliche Ausbeute an funktionsfähigen und darüber hinaus zuverlässigen Produkten zu modellieren. Das entwickelte Modell berücksichtigt dabei die Wechselwirkung von stochastisch verteilten Defekten und den Schaltungsstrukturen, die durch das jeweilige Design beschrieben werden.

Die Lösung der Aufgabenstellung verlangte zunächst, die für das Modell benötigten Defektparameter aus experimentellen Daten zu extrahieren. Im Zuge dieser Experimente wurde zur genaueren Beschreibung der Defektgrößenverteilung eine neue Modellfunktion entwickelt. Diese Funktion berücksichtigt sowohl kleine Defekte, die z.B. durch Partikel in der Reinraumatmosfera verursacht werden, als auch größere Defekte, die etwa auf Maschinenabrieb zurückzuführen sind. Mit einem erstmals hier vorgestellten Prinzip ist es durch eine optische Vermessung der Defekte möglich, auch ihre reale Form bei der Bestimmung der Defektgrößenverteilung zu berücksichtigen.

Im zweiten Schritt war es notwendig, die Empfindlichkeit der verschiedenen Ebenen eines Layouts gegenüber Defekten zu beschreiben. Dazu wurde ein entsprechendes Simulationsprogramm CALYPSO entwickelt. Die in der Software verwendete Kombination bekannter Verfahren bringt einen relativ großen Geschwindigkeitsvorteil und wurde bisher in der Literatur noch nicht beschrieben. Um die teils trotzdem beträchtlichen Rechenzeiten von mehreren Stunden weiter zu reduzieren, kann CALYPSO die Leistung mehrerer PCs, die über ein Netzwerk miteinander verbunden sind, nutzen.

Schließlich waren die Informationen beider erwähnter Teilaufgaben in geeigneter Weise miteinander zu verknüpfen, um Aussagen zur voraussichtlichen Produktausbeute und dessen Zuverlässigkeit zu erhalten. Da sich diese komplexe Herangehensweise in der Industrie gegenwärtig erst durchzusetzen beginnt, waren die benötigten Softwarewerkzeuge zur Defektparameterextraktion und zur Layoutbewertung im Rahmen der Arbeit zu entwickeln.

Um die Richtigkeit der benutzten Modellvorstellungen und der durchgeführten Berechnungen zu prüfen, wurde für einen Chip die zu erwartende Ausbeute berechnet, die anschließend mit dem aus der Produktion bekannten Wert verglichen wurde. Im Zuge dieser Untersuchungen konnte ein neues Modell zur Berechnung der Ausbeute als Funktion der bewerteten Chipfläche entwickelt werden.

Aufgrund der guten Übereinstimmung der berechneten und der experimentell bestimmten Ausbeute war die Anwendung des gesamten Algorithmus auf ein komplexes Produktlayout des IMS-Dresden möglich. Neben der Ausbeuteberechnung wurden vor allem Auswirkungen von Veränderungen der Defektparameter und einer Layoutskalierung diskutiert.

Mit einem speziellen Modul des Simulationsprogramms CALYPSO wurden erstmals auch Defekte ausgewertet, die nicht sofort zum Ausfall eines Schaltkreises führen, aber dessen Lebensdauer verringern können. Um die Auswirkung von Defekten, die die Leitbahnen bis auf eine gewisse Restbreite einschnüren, zu untersuchen, wurden Lebensdauertests durchgeführt. Je nach Tiefe der Einschnürung ergab sich eine entsprechende Lebensdauer der Leitbahn an dieser Stelle. Dieser Zusammenhang wurde in einem 3D-Diagramm dargestellt und ein entsprechendes Modell zur Bestimmung der Ausfallzeit entwickelt.

Eine andere Art von Zuverlässigkeitsdefekten sind Stellen im Layout, die schon aufgrund der Layoutdaten von einer erhöhten Stromdichte oder -divergenz gekennzeichnet sind. CALYPSO kann solche Stellen erkennen und ihnen aufgrund des gerade erwähnten Modells eine relative Lebensdauer zuordnen.

Beide Module erlauben es, besonders gefährdete Segmente eines Designs hervorzuheben, um nach Möglichkeit durch Änderungen des Layouts eine höhere Lebensdauer zu erreichen. Um dies zu demonstrieren, wurden beide Module an einem Produktlayout zur Anwendung gebracht.